在分析同步时序逻辑电路是如果没有给出初始状态时，可以人为假定一个状态