设计一个组合逻辑电路，要求当X=时实现一位二进制数的半加功能，X=时实现一位二进制数的半减功能